IBM enthüllte eine neue Chip-Konstruktion, welche die Herstellung von Transistoren auf eine Größe ermöglichte, die auf die Größe eines Fingernagels reduziert war. Diese Entwicklung versprach den Herstellern die Möglichkeit, hundert Milliarden Transistoren auf einem Siliziumchip zu verpacken. Die aktuelle Industriestandardgröße für Chips lag bei etwa zwei Nanometern, doch IBM beanspruchte, dass seine neue Technologie mit etwa 0,7 Nanometern vergleichbar sei. Dies stellte somit eine mögliche erste bekannte Chip-Technologie unter einem Nanometer dar.
Im Rahmen von Tests zeigte der Prototyp der neuen Technologie eine Leistungssteigerung von fünfzig Prozent im Vergleich zu seinem eigenen 2-Nanometer-Chip. Zudem erwies sich die Architektur als siebzig Prozent energieeffizienter. Der Direktor von IBM Research, Jay Gambetta, bezeichnete die NanoStack-Technologie als einen „Meilenstein“ für die Zukunft der Chip-Technologie. Er erklärte, dass die neue Architektur nicht nur kleinere Transistoren schuf, sondern auch die gesamte Bauweise von Chips neu erfand, um eine drastisch höhere Leistungs- und Energieeffizienz zu erzielen.
Transistoren bildeten die Bausteine der Siliziumchips, welche die Rechenleistung für sämtliche elektronische Geräte lieferten, von Smartphones über Spielekonsolen bis hin zu Rechenzentren und der Entwicklung generativer Künstlicher Intelligenz. Je mehr Transistoren auf einem Chip untergebracht werden konnten, desto leistungsfähiger wurde dieser, und desto mehr Geräte konnten er erfüllen. Die Hersteller strebten jedoch nach der Verkleinerung der Chips selbst, was durch Muirs Gesetz, das die Verdopplung der Transistoren alle zwei Jahre beschrieb, zunehmend schwieriger wurde.
Um diese Entwicklung fortzusetzen, wandten sich die Designer von der horizontalen Vergrößerung hin zu dreidimensionalen Alternativen. IBMs Ansatz bestand darin, Schichten von Transistoren übereinander zu stapeln. Professor Alan Woodward, ein Informatiker der Universität Surrey, verglich die NanoStack-Methode mit dem Bau eines hundertstöckigen Wolkenkratzers, während Wettbewerber wie Samsung und Intel mit Strukturen von dreißig bis fünfzig Stockwerken arbeiteten. Die Herausforderungen bei der dreidimensionalen Chip-Konstruktion umfassten die Wärmeableitung und die Funktionsfähigkeit der Schichten, da zu dünne Zwischenschichten die Schaltvorgänge verhindern konnten.
Woodward beurteilte die Vorschläge von IBM als die ambitioniertesten. Er betonte, dass die Fähigkeit, die Bauweise von Chips grundlegend zu verändern, einen entscheidenden Schritt darstellte. Die Umsetzung der NanoStack-Architektur erforderte jedoch noch mehrere Jahre, bevor die Technologie in die industrielle Produktion gelangte.